シミュレーション結果は、3層のポリシリコンゲートを備えた3相BCCDの形式の高密度イメージャの設計について示されています。高い電荷移動効率を保証するために、650ÅのSi3N4層で覆われた350ÅのSi02層を持つデュアルゲート誘電体を使用するプロセスを検討しました。1次元プロセスとデバイスのシミュレーションはSUPREMIIIを使用して行われ、PISCESIIBは2次元デバイスのシミュレーションに使用されました。